# ① 日本国特許庁 (JP)

00特許出願公開

# ⑫ 公開特許公報(A)

昭55—162004

MInt. Cl.3 G 01 B 11/00 H 01 J 37/20 H 01 L 21/30 識別記号

庁内整理番号 6923-2F 7227-5C 6741-5F

❸公開 昭和55年(1980)12月17日

発明の数 1 審查請求 未請求

(全 3 頁)

# 50荷電粒子線照射装置

2)特

願 昭54-69848

20出

頤 昭54(1979)6月6日

仍発 明 者 吉田義則

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

# ⑫発 明 者 東条徹

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

70代 理 人 弁理士 則近憲佑 外1名

- 2. 特許病水の最優
- (1) 荷電粒子線の原射を受ける物体を移動させる 多動体の位置かよび参動距離の少なくとも一方 を光の反射を利用して前定するために前配移動 体に反射機を設けた装置に終いて、導電性の良 い部材により前記反射機と前配移動体とを直接 連絡させたことを特徴とする商電粒子基原射薬
- (2) 光の反射を利用して側定する手数は反射鏡に 無射されるレーザ光と反射されたレーザ光の相 互干券を利用した干浄計を含むことを特徴とす る特許請求の範囲第1項化配取した新電粒子額
- (3) 反射機化レーザ光が照射される部分を除いて 導進性の良い部材からなるカバーをつけたとと を特徴とする特許請求の範囲第1項に配敷した
- 発明の詳細な説明

との発明は、衛星粒子根照射要量に於いて物体 を参酌する為の参酌体の位置及び移動距離ハ少く とも一方を創定するために先反射機を用いた荷閣 粒子糖原材装置に関する。

例えばIC パチーンを推画するため参数テープ ル上に祖信光物体を撤還して電子ピームを無材す る電子ピーム最先要量に於いて社都動テーブルの 位置もしくは参節距離を測定する為に、光干参針 を含むレーザ機長装置が用いられている。との場 合にかいて移動体に設けたレーザ反射機は無1個 (b)に示すように石英ガラス体 1 2 を素材としてい る。そしてとの石英ガラス体12に適当者のクロ ムメッキ11を全面にほどとし、かつレーザ先の 反射面にモメッキ10をほどとし、レーザ反射機 2 としている。レーザ反射機面は、レーザ被景を 高い反射率で反射する機製作されている。以下、 例としてこの様なレーザ反射機を用いた荷建粒子 維無利益量とついて説明する。

従来との様に製作されたレーザ反射機12は、 例えば編 ) 歯(目)に示すように参数体 ) 上に幽定さ

15004(2)

れ、タロムメッキ面11と、参助体1回上とを接触させることで反射便2会体と、参助体1とを電気的同一レベルにしていた。等助体1上の物体6 は荷電粒子標準7からの荷電粒子額8の限射を受ける。対3は基体、9はレーデ機である。電子ビーム第九袋間のような荷電粒子を取扱り装置では 鉄屋構成部品のチャージアップ、イオンボンブをどの放電が非常に大きな問題となる。

第1 個(a) 化示した方法では、チョムメッキ化よる部分のみで反射機会体のアースを取り、移動をと同しいべんにしているが、チョムメッキの額等が非常においたの現状では A - 8 間の抵抗している。このような状態では、反射性を対し、その結果性面がよった。また移動体はX Y 方向に移動し、側蓋を生じ、その結果性 T 方向に移動し、側蓋を生じ、反射鏡は十分にアースされた病成病品と遊託する。

その御景、局部的を放電機象が発生し、チェム メッキ菌、全メッキ菌はスパッタリングされ会路

(3)

間の使用に耐えるものではない。クロム線を取く する方伝も るが、彫くし、さらに反射能として 十分な平面にするととは難しい。

本発明は、反射機面保護かよび反射機と転動体 との電気的なアース作用の効果を使来より大きく かつ確実にすることを目的とする。

以下との発明の各実施例を認面に従い校明する。 第2間の実施例は、との発明を電子ビーム第先 機能に用いられているレーザー側長機能の中の反 材偶と移動体とを根極的に電気的値ーレベルとし た構造を示している。第1 対と同一部分は同一符 号で示してある。

第2個にかいて、1社事物はでアースされた基体3上に可能自在に設けてある。この事物体1社事物助方向の適固に第1個(0)と何じ病虚のレーギー反射鏡2が取り付けられている。導電性の良い鏡、アルミニウム等からなる部計4社反射鏡2に直接機能できる位置で、等動体1に取りつけねじ5で加定する。

との部件4は、例えばリン学領有料を使用し、

(4)

レーザー先路からはずして取りつけてある。

実験の簡果によれば上記録材4の取りつけによって、レーザー反射機器材を取りつける前の第1 返の事動体1 の A 点と、レーザー反射機2 の B 点に相当するセメッキ面との電気的な重抗値が 300 (A) であつたものから、 0.6 (C) に減少させることができた。

さらに、上記の方法と問等あるいは、別々に包 3個に示す実施例のようにレーザー反射観念体を 導電性の良い部材で個本、レーザー光が通る部所 のみを開けてかくととでも、振動数電視象による 反射機画のスパッタリング、チャージアップは剥 けられる。

以上述べた電気によれば、例えばレーザー先を 2740E 用いた個長無限に用いられるレーザー反射便の勘 定方法で一級導電性の良い器材を反射機関に接触 させるか、全体を囲むかしてチャージアンプ、局 係放電を防止するととによつて衝電粒子、レーザ 一皮射機面に無影響を及ばさない方法を提供できる。


4. 歯面の簡単左続男

第1 國(a) は従来のレーザー反射機を含む而退粒子機無射機量の根格構成成、第1 国(b) は反射機の構造を示す新面面、第2 國は本発明の一覧権例を示す根略構成版、第3 退は本発明の他の発施例を示す根略構成型である。

- 1 … 無 動 体 、
- 2 ・レーザー反射像、
- 3 · # ds .
- 4 導電性の良い形材、
- 5 ・取りつけねじ。

(7317) 代職人 弁理士 制 近 原 佑 (ほか)を)

(6)





# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-267649

(43)Date of publication of application: 20.11.1987

(51)Int.CI.

GO1N 21/88 GO6K 9/00 GO6K 9/32

(21)Application number: 61-110719

16.05.1986

(71)Applicant: HITACHI LTD

(72)Inventor: MAEDA SHUNJI

KUBOTA HITOSHI NINOMIYA TAKANORI MAKIHIRA HIROSHI NAKAGAWA YASUO


# (54) PATTERN DEFECT DETECTING DEVICE

# (57)Abstract:

(22)Date of filing:

PURPOSE: To detect only a defect by overcoming the minute ruggedness of a pattern and the difference of line width, by aligning and comparing each layer between two chips, repeating the alignment and the comparison as for a dissidence part, and deciding the defect at every layer.

CONSTITUTION: The output of a linear image sensor 5 is converted to a digital signal by an A/D converter 11, and inputted to an edge detecting circuit 15a and an image memory 14. By using the image memory, the pattern of an adjacent chip is compared and inspected by one image sensor. A position shift detecting circuit 18 detects the dissidence of a binarization pattern being the output of edge detecting circuits 15a, 15b. In an aligning circuit 20, an alignment is executed by shifting the output of delaying circuits 19a, 19b so that the dissidence amount becomes minimum. Also, in a gradient comparator 30, the gradients of brightness related to areas which become the dissidence by a coincidence erasing circuit are compared, the defect is decided, and the dissidence is outputted. Such circuits are connected serially by the number of pattern layers.





### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62267649 A

(43) Date of publication of application: 20 . 11 . 87

(51) Int. CI

G01N 21/88 G06K 9/00

G06K 9/32

(21) Application number: 61110719

(22) Date of filing: 16 . 05 . 86

(71) Applicant:

HITACHI LTD

(72) Inventor.

MAEDA SHUNJI KUBOTA HITOSHI NINOMIYA TAKANORI MAKIHIRA HIROSHI NAKAGAWA YASUO

#### (54) PATTERN DEFECT DETECTING DEVICE


### (57) Abstract:

PURPOSE: To detect only a defect by overcoming the minute ruggedness of a pattern and the difference of line width, by aligning and comparing each layer between two chips, repeating the alignment and the comparison as for a dissidence part, and deciding the defect at every layer

CONSTITUTION: The output of a linear image sensor 5 is converted to a digital signal by an A/D converter 11, and inputted to an edge detecting circuit 15a and an image memory 14. By using the image memory, the pattern of an adjacent chip is compared and inspected by one image sensor. A position shift detecting circuit 18 detects the dissidence of a binarization pattern being the output of edge detecting circuits 15a, 15b. In an aligning circuit 20, an alignment is executed by shifting the output of delaying circuits 19a, 19b so that the dissidence amount becomes minimum. Also, in a gradient comparator 30, the gradients of brightness related to areas which become the dissidence by a coincidence erasing circuit are compared, the defect is decided, and the dissidence is outputted. Such circuits

are connected serially by the number of pattern layers.

COPYRIGHT: (C)1987, JPO& Japio



# 四公開特許公報(A)

昭62-267649

(9) Int. Cl. 4

識別記号

庁内整理番号

每公開 昭和62年(1987)11月20日

G 01 N 21/88 G 06 K 9/00 9/32 E-7517-2G F-6942-5B 6942-5B

審査請求 未請求 発明の数 1 (全19頁)

**卵発明の名称** パターン欠陥検出装置

②特 願 昭61-110719

**20 夏 昭61(1986)5月16日** 

砂発 明 者 前 田 俊 二 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

砂発 明 者 窪 田 仁 志 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

⑦発 明 者 二 宮 隆 典 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

砂発 明 者 牧 平 坦 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6香地

砂代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明細 書

### 1. 発明の名称

パターン矢路検出装置

# 2. 特許請求の範囲

1. 同一となるように形成された回路パターンであってはパターン面に垂直に複数層の重ね合せから成るものを、はパターン面に沿う2次元で面に複数個有する試料について、2つの前記回路パターンの相互に対応する部分の面像信号を入力して、位置ずれ検出、位置合せ及び比較を行うことで前記回路パターンの欠陥を検出するパターン欠陥検出装置において、

前記画像信号を変換して得られた多値のデジタル信号から前記パターンのエッジを検出して2値化した信号を入力し、位置ずれ量を出力する位置ずれ検出回路、及び、該デジタル信号を選延させた後、該位置ずれ量に基づいて位置合せを行う回路を少くとも2組有するパターン欠陥検出装置。

2. 同一となるように形成された回路パターンを

複数有する試料について、2つの前記回路パターンの相互に対応する部分の画像信号を入力して、位置ずれ検出、位置合せ及び比較を行うことで前記回路パターンの欠陥を検出するパターン欠陥検出装置において、

前配画像信号を変換して得られた多値のデジタル信号から前配パターンのエッジを検出して2値化する回路であって、該デジタル信号に該エッジを顕在化させる演算子を作用させる回路構成を採るエッジ検出回路を有するパターン欠降検出装置。

3. 同一となるように形成された回路パターンを 複数有する試料について、2つの前配回路パタ ーンの相互に対応する部分の画像信号を入力し て、位置ずれ検出、位置合せ及び比較を行うこ とで前記回路パターンの欠陥を検出するパター ン欠陥検出装備において、

前記画像信号を変換して得られた多種のデジ タル 号を選延させて位置合せを行った後、前 記2つの回路パターンの相互に対応する画象の 差の絶対値を採り、 鉄絶対値を比較する領域で 論理和を採った後、 2 値化する回路を有するパ ターン欠陥按出装置。

4. 同一となるように形成された回路パターンを 複数有する試料について、 2 つの前配回路パタ ーンの相互に対応する部分の面像信号を入力し て、位置ずれ検出、位置合せ及び比較を行うこ とで前配回路パターンの欠陥を検出するパター ン欠陥検出装置において、

前配面像信号を変換して得られた多額のデジタル信号から検出された前配パターンのエッジを2値化した信号を入力し、位置すれ量を出力する位置すれ検出翻路、

前記画像信号を変換して得られた多値のデジ タル信号を選延させた後、前記位置すれ景に基 づいて位置合せを行う回路、

前記位置合せ後の多額のデジタル信号と、数 デジタル信号を2額化した信号とを入力し、前 記2つの回路パターンの相互に対応する画景の 近傍を補間して比較する回路を有するパターン

#### 〔重葉上の利用分野〕

本発明は画像情報の2値化を再現性よく高精度に行う技術に関連し、例えばLSIゥェハ等の半導体素子上に形成されたパターンの外観を自動的に検査する方法及び装置に関する。

#### 〔従来の技術〕

LSIなどの集積回路は高乗積化と小形化の傾向にある。かかる敬細な配線パターンの形成にあっては欠陥の検出が当該形成の良否を判定する上で重要である。

欠陥の検出は最早、多数の人員を配置して目視 で行う設備では困難となり、欠陥検出の自動化が 急務となっている。

そこで光学順数鏡又は電子期数鏡等から得られた半導体業子表面の面像情報を、操像管や機像素子等により電気情報に変換した後、所定の信号処理を施して欠陥の検出が行われるべく構成された装置並びに方法が公開されている。例えば特開昭57-196377号公報、特開昭57-34402号公報に評述されている。

欠路検出装置。

5. 同一となるように形成された回路パターンを 複数有する試料について、2 つの前記回路パタ ーンの相互に対応する部分の画像信号を入力し て、位置すれ検出、位置合せ及び比較を行うこ とで前記回路パターンの欠陥を検出するパター ン欠陥検出装置において、

前記画像信号を変換して得られた多額のデジ タル信号から検出された前記パターンのエッジ を2値化した信号を入力し、位置ずれ量を出力 する位置ずれ検出回路、

前記画像信号を変換して得られた多値のデジ タル信号を選延させた後、前記位置ずれ景に基づいて位置合せを行う回路、

前記位置合せ後の多額のデジタル信号と、該 デジタル信号を2個化した信号とを入力し、前記2つの回路パターンの相互に対応する画景の 近傍の勾配を比較する回路を有するパターン欠 降後出袋堂。

3. 発明の詳細な説明

これらの技術に共通し、かつ必須の構成要素は、 第20図で示される従来装置を参照すれば、半導体 のチップ2上に形成されたパターンを、定位置か ら2次元パターンとして再現性良く電気信号に変 換することである。

従来装置を用いて動作を簡単に説明する。

リニアイメージセンサ 5 a, 5 l は自己走査機能をもっており、1 次元にパターンを検出する。そして X Y テーブル 7 により L S l ウェハ 1 をリニアイメージセンサ走査と直角方向に移動させるる構成となっている。 4 a, 4 l は照明光 3 a, 3 l をチップ上に集光させ、かつチップのパターンを拡大してイメージセンサ上に結像する対物レンズであり、イメージセンサからの電気信号は A/D コンパータ11 a, 11 l によりディジタル信号に変換されて判定回路 12 a, 12 l によりパイナリ信号に変換されて判定回路 13 に至る。

の盛穣に対して位置すれが無いことが理想であるが、少くともイメージセンサ 5 c, 5 g で検出される 2 箇所の回路パターンに位置すれが無いことが要求される。

しかし、実際には検査対象を敬虔したXYテーブルの精度、チップ配列精度、光学系・機械系の 熱変形等により入力パターン間に位置すれが生ず ることは免れ得ないので位置すれを無定して入力 パターン間の位置すれを補正して欠陥判定を行っ ていた。

#### (発明が解決しようとする問題点)

従来技術には次のような問題があった。即ち、 第21回(a)。(a)に示すように、検討対象多層パタラーンの例えば第1層と第2層のパターン間に位置すれ(アライメント調整)があるとき、従来技行の位置を行った役割、不一数を検出を行ったなり欠陥のみを検出するとは不可能のであった。同間アライメントであるには、層間アライメントであっても欠陥はそれが致命的な欠陥であってもだけ

供することである。

また危像素子から入力された同一のアナログ信号について、2回以上サンプリングを行う時に誤差の発生を激減させる方法及び装置を提供することである。

#### (問題点を解決するための手段)

上記の目的は下記の技術的要素を組合せることにより選成される。即ち、多層パターンの外額検 変技術において、

(i) コントラストが小さい多層パターンを2値 化せず濃淡の多値として開発チップと比較する。 (2) 層間アライメント鉄差を許容するため各層 ごとに位置合せを行い、一層ずつ2チップ間を 比較する。

(3) 検査係みのチップ間で一致した部分を不感帯化(den't care)することでマスキングを行い、一層ずつ直列的に(シリアルに)検査し、全層を検査する。

(4) 不一致部分についてはウィンドを設定し、 ウィンド内の複数の画彙について明暗の勾配を を弁別して検出することはできない。 層間 アライ メント製産はパターンを形成する場合、避けるこ とができない位置ずれであり、 従来の方法で不一 致検出を行うと層間 アライメント製産に変われて しまい 微細な欠陥検出は不可能である。 また、パ ターンには 微小な凹凸や傷の 偏差がある場合もあ り、これらを許容して欠陥のみを検出しなければ ならない。

更に、2 次元パターンを強像する際に、イメージセンサからのアナログ信号をサンプリングして A/D 変換を行うが、サンプリングに伴う量子化調整の対策が成されておらず、同一のアナログ信号について 2 回以上サンプリングを行う時に調整が発生していた。

本発明の目的は、自動化に適した多層パターンの外観検査方法及び装置を提供することである。

より具体的には上記した従来技術の課題をなく し、比較する2組の多層パターン間に層間アライ メント調差。微小な凹凸やパターンの激傷の違い があっても高精度に検出できる方法及び要賞を提

比較する。

(5) 入力した機談のアナロ グ信号をデジタル化 し、単位面景相互間の補間を行い、補間した面景間で比較を行う。

## (作用)

(i) 機像素子からのアナログ信号を直接サンプリングしてデジタル化し、かつ、デジタル化した画素データの補間結果を比較するので、1 画像未満の位置ずれが無視でき、比較の精度が極めて向上する。

(2) 2 チップ間を各層ごとに位置合せをしては 比較し、不一数部分について位置合せと比較を くり返すことになるので、一層ずつパターンを 剥ぐようにして欠陥判定ができる。この結果、 層間アライメント調差による支離が発生しない。 またパターンの微小凹凸、線幅の違いを克服し て欠陥のみを検出できる。

#### (実施例)

以下、本発明の一実施例を第1図により説明する。多層パターンの光学像を電気信号に変換する

光電変換器としてはリニアイメージセンサ、エド カメラ等いかなるものでも使用可能であるが、本 実施例ではリニアイメージセンサを用いており、 当該リニアイメージセンサの自己走査及びそれと 直角方向に移動するXYチーブルによりLSIゥ ェハの2次元パターンを検出する。第1回はパタ ーン外観検査装置のプロック図である。リニアイ メージセンサ 5 の出力は A/D 変換器 11 によりディ ジタル信号に変換され、エッジ検出回路15 4 に入 力される。 4/2 変換器出力は画像メモリはにも入 力され、入力されると同時に面像メモリに記憶さ れている隣接チップの対応するパターンを画像メ モリから飲み出し、エッジ検出回路15×に入力す る。面像メモリを用いることにより1つのイメー ジャンサで講接チップのパターンを比較検査でき る。エッジ検出回路15 4、15 4 では、パターンの エッジが検出される。

位置ずれ検出回路 18 では、エッジ検出回路 15。, 15 4 の出力である 2 値化パターンをシフトし、シフトした位置での不一致画素数をカウントし 2 つ

も暗い領域である。暗ケ路。保補と明るい領域である。明ケ路。保補を出力し、勾配比較區路30に入力する。勾配比較區路30では、一致部構去區路21で不一致となったこれらの領域について明るさの勾配を比較し、ケ路判定を行い不一致を出力する。また一致部構去回路21の出力は、2 段目以降の位置ずれ検出回路18 及び連延回路31 ェ、31 ょを通して2 段目以降の一致部構去回路21に入力される。

位置ずれ検出回路18では前段の一数部補去回路21の出力でエッジ検出回路15。, 15 & の出力の & X O R をマスキングし、また一数部補去回路21では前段の一致部補去回路の出力で現在の一数部補去回路出力をマスキングする。

以上が一層分のパターンについての不一致検出回路であり、これと同一構成の回路がパターン層数だけシリアルに接続される。そして、最終級の勾配比較回路30の出力が真の欠陥として採用される。第1回は2つの層パターンからなる多層パターンを対象とするものであり、2組の一層パター

の2億化パターン間の不一教量を検出し、直交する2方向の等動量を兼小とする2つのカウント値を出力する。

またりニアイメージセンサ 5 の A/D 変換された ディジタル信号出力及び画像メモリの出力は遅延 回路 19 a 、 19 a により遅延させる。遅延時間はリ ニアイメージセンサ画素数 M (例えば1024)と位 置合せに要するイメージセンサ自己走査回数 M (例えば 256)により決定され、遅延回路 19 a 、 19 a は各々 M × M のピット数のシフトレジスタに より様成される。

位置合せ国路20では、位置すれ検出回路18で決定した最適な位置合せ状態、即ち不一致量が最小となるように選延回路19 a . 19 b の出力を位置合せ回路20でシフトし位置合せを行う。そして、一数部情去回路21で位置合せされた検出郵像の明るさの比較を行い、実質的に一致する領域を所去する

一数部所去回路 21 では、明るさの一致しない 領域について 4/2 変換器出力が画像メモリ出力より

ン用不一致検出回路によって構成される。なお選延回路 31 c. 31 a は選延回路 19 c. 19 a と同一の時間だけ選延させる回路であり、同一のハード構成である。

また第1回の構成で1層パターン或いは層間ア ライメント鉄差のない2層パターンを検査対象と したときは、第1取目の勾配比較回路出力の不一 数が欠陥として採用される。

次に各部の詳細を説明する。

第2図(a)を参照して新1図のエッジ検出回路15。, 15 Å として用いることができる構成例を説明する。同図において参照符号150は A/D 変換器11または画像メモリ14からの、例えば 8 Å i t のディジタル映像信号を受ける 3 段のシフトレジスタで、初段および第3段の出力は加算器151に、第2段の出力は利得2の増幅器152にそれぞれ供給される。加算器151の出力および増略器152の出力は 重算器153に加えられ、その差信号出力は 2 値化回路154において 2 値化され、エッジ検出信号として位置ずれ検出回路18に供給される。シフトレ ジスタ 150 , 加算器 151 , 増幅器 152 および被算 153 で \* 1, -2, 1 \* オペレータが構成されて いる。

第2図(A)は従、検、斜めの8万向でエッジを検出するためのエッジ検出回路で、4/D 変換器 11 に 放え、エッジオペレーションを 4 つの 4 に 2 図 (A) に 図 示した り 行 う。各 エッジ よ な で し かっ タ の P 1 ~ 0 P 4 に し た も の と 同 値 に 3 以 よ い に 2 図 に 2 の と 154 ~ 4 で 2 図 に 2 の 出 力 は 2 図 節 154 ~ 1 ~ 154 ~ 4 で 2 図 化 の 出 力 は 2 図 節 れ た は の シ フ ト レ ジ ス タ 181 。 180 。 ま た は シ フ ト レ ジ ス タ 181 。 180 。 れ え ら ト レ ジ ス タ 182 。 ( 第 3 図 ) に 加 え ら

第1回の位置すれ検出回路 18として用いる構成例を第3回に示す。2値化回路 154 の出力から、リニアイメージセンサ 5 の A/D 変換出力を 1 走査分連延させるシフトレジスタ 1804 ~ 180f 及びシリアルイン・パラレルアウトのシフトレジスタ1814 ~ 181g からなる 7 × 7 画集(他の例:9

景毎にシフトされたものであるので、カウンタ 185。~ 185。ではメア方向による画素入力パターン をシフトしたときの各シフト量における不一致画 素数がカウントされる。従って、最小値をもつカ ウンタがどれかを調べれば、不一致画素数が最小 となるX及びア方向のシフト量がわかり、各層に 最適な位置合せが可能となる。

★小値検出回路 186 (例えば比較回路で構成される)ではカウンタ 185 e~185 n の値を読出し、最小値をもつカウンタを選択して、リニアイメージセンサ走査方向(ア方向)のシフト量 188 とそれと直角方向(X方向)のシフト量 187 を出力する。

第《図に刻1図の位置合せ回路20として用いられる構成例を示す。選択回路201では、シフト量187により選延回路19。及び一定変分選延させるシフトレジスタ200~200~の出力から最適なシフト位置を選択し、シフトレジスタ202に入力する。また、選択回路203ではシフト量188により走査方向の最適なシフト位置を選択する。従って、選択回路203の出力には、不一致量が最小となるシ

× 9 画景でもよい)の 2 次元局部メモリにより 7 × 7 画景を切出す。一方、他の 2 値化図路 154 の 出力は同様のシフトレジスタ 182。 ~ 182。 , 及 び 183 を用いて連延させ、出力を上配局部メモリ の中心位置と同期させる。

フト位置の局部メモリが抽出される。

一方、選鉱回路 19 4 の出力からも一走査分選紙 させるシフトレジスタ 204 ~ 204 c 及びシフトレジスタ 205 を用いて、第 3 図のシフトレジスタ 183 の出力と同じ量だけ選鉱させた位置の局部メモリの画象を抽出する。 この状態で選択回路 203 から出力される局部メモリの画象出力はシフトレジスタ 205 から出力される局部メモリの画象出力に対し、位置ずれのない最適なシフト位置になっている。

第1回の一数部所去回路21は、位置合せ回路20の出力に対し差の2値化を行う回路であり、第5回にその構成例を示す。位置合せされたパターン信号の差を引算器210で発生し、差信号211を2値化回路212aにより関値である。位置化し、でもらより大ならば実質的に一致し欠陥がないので不感信号(den't cere信号)を出力する。同様に2値化回路2124により関値はA。で2値化し、はA。より小ならば実質的に一致し欠陥がないので不感信号(den't cere 信号)を出力する。一致しない場合

は前者が"暗欠陥"候補、接者が"明欠陥候補" となる。ただし、2 象目以降の一数部消去回路では、2 値化回路 212 a、212 b の後にマスキング回路 214 a、214 b を設け、前段の一数部消去回路で一致したと判断された領域については 2 値化回路 212 a、212 b の出力に拘らず不尽( don't care)とする。

第6図に第1図の勾配比較回路30の詳細プロック図、第7回に勾配比較回路30として用いられる 具体的構成例を示す。第6図において、論理和回路32により一致部構去回路の出力である60次降候 補302と明欠降候補303の論理和をとることによって位置合せされたディジタル信号300,301の 差の絶対値の2個化画像を得る。検出した欠降候補から、3×3ウィンド処理回路33により、3両 素が過去する。ウィンド処理回路35により、3両 素の出力は、信号300,301の不一致量が大きらの の欠降機構について信号300,301のウィンドの の欠降機構について信号300,301のウィンドの の欠降機構について信号300,301のウィンドの の欠降機構について信号300,301のウィンドの の欠降機構について信号300,301のウィンドの の欠降機構についる。こう

し回路から明るさを取り出し、引算器 343 に入力し、勾配(明るさの傾き)を検出する。検出した勾配は、比較回路 36 により信号 300 , 301 に対応する勾配を比較し、勾配が大きく異なる場合には欠陥として検出する。比較回路 36 の内部は、引算器とコンパレータで構成されている。

勾配の1例を第8図(a)、(a)に示す。3×3 画景の切出し回路のそれぞれの画素を 4、8、…、1とすると、第8図(a)に示すような差の列挙から成る勾配テーブルを作ることができる。勾配テーブルの値を比較し、その値が信号 300 と 301 の間で1 つでも大きく異なれば、そこには信号 300 と301 に差を生ぜしめた欠陥が存在する。

勾配の他の例を第 8 図 (c) に示すような勾配テーブルで示すことができる。勾配テーブルの値を比較し、その値が信号 300 と 301 の間で実質的に一致しなければ、そこには信号 300 と 301 に差を生ぜしめた欠陥が存在する。勾配テーブルの比較は次のように行う。

$$A1 = |(A-2E+I)-(A'-2E'+I')|$$

て求めた勾配を比較回路 36 により互いに比較する ことにより、勾配が大きく異なる場合には欠陥と して検出する。

次に第6日の各部に用いることができる構成例 を第7回により説明する。リニアイメージャンサ の1 走査分差延させるシフトレジスタ 330、 331 と、シリアルインパラレルアウトのシフトレジス タ 332 とにより構成した 3 × 3 画景の切出し回路、 及び A N D 閲覧 334 により、 3 × 3 のウィンド内 の画家の明るさの差がいずれも ヒル。 (第5回の2 催化関係)以上ならば、AND回路出力 335 を可 能( enable)に、そうでなければ不可能(disable) にする。一方、シフトレジスタ 340、 341、 シリ アルインパラレルアウトのシフトレジスタ 342 化 より構成した3×3画景の切出し回路により、信 号 300。 301 から AND 回路出力 335 と同期して 3 × 3 面景を切出す。 A N D 回路出力 335 は、信 号 300 , 301 の差の絶対値が 3 × 3 蓄黒にわたり、 - the 以上ならば可能( \*neáfe )となり、3×3面 条の切出し脚路を有効にする。 3 × 3 画条の切出

mis(41, 42, 43, 44) ₹ the ...... ①
により欠陥が存在するかどうか判定する。ここで、
パードのようにダッシュを付したのは、信号 301
の画業信号であることを表わし、 イードは信号
300 の画業信号であることを表わす。式 ① は、信号 300 と 301 の間に、 勾配(2 次 微分)が 1 つでも近い値をとれば欠陥とみなさす、これを許容するものであり、逆に勾配が 1 つも近い値をとらないならば、欠陥が存在すると判定する。

式のは次のようにも挙ける。

ただし
$$\frac{4}{5} (di > th_0) = (d1 > th_0) \cap (d2 > th_0)$$

$$\cap (d3 > th_0) \cap (d4 > th_0)$$

ここで、N は A N D を表わす。

勿論、式②は、勾配テーブル第8回(A)にも適用できる。この場合、

$$A1=|(B-H)-(B'-H')|$$
  
 $A2=|(D-F)-(D'-F')|$ 

$$44=1(1-A)-(1'-A')1$$

とすればよい。

$$A1 = | E - E' |$$
 $A2 = | AE - E' |$ 
 $A3 = | BE - E' |$ 
 $A4 = | CE - E' |$ 
 $A5 = | FE - E' |$ 
 $A6 = | IB - E' |$ 

A7 = |HE - E'|

48=1 GE-E' 1

く、2回目のサンプリング点は1回目とは異なる。 従って第8図(4)に示すように1回目のサンプリン グ点は○印となり、2回目のサンプリング点は× 印となる。即ち、±~重素以内の誤差が生じるこ とになる。このように、サンプリングのタイミン グは依妙にずれるため、第1回の位置ずれ検出間 路 18 及び位置合せ回路 20 で画像信号を位置合せし ても、サンプリングの時間間隔で(画素間隔)の 1/2 以下の位置ずれは原理上免れられない。従っ て、信号 300 の面常 2′と信号 301 の面常 2 を位置 合せし比較する場合、 2′を更に補間面業 0 2。 2 ₽と比較してやれば正しく1面素未満(サブピク セル)の単位で位置合せが行える。従って、式③ によれば、サンプリングによって生ずる位置合せ 誤差を完全に排除した状態で欠陥判定を行うこと ができ、検査の信頼性を格毀に向上させることが できる。

無8図(d)の補間勾配を用いない勾配検出回路34,35 (第6図)の構成例を第9図(a)に示す。同図は3×3 画景の明るさ勾配を、対応するパターン上

49= | DE-E' |

AE=(A+B+D+E)/4

CZ=(B+C+Z+F)/4

I E=(E+F+H+I)/4

GE=(D+B+G+H)/4

BE=(B+E)/2

FE=(F+E)/2

HE=(H+E)/2

DE=(D+E)/2

式®によれば、第1回のイメージセンサ5及び 4/D 変換器11によるサンプリング観差を許容して、 個めて厳密な欠陥利定を行うことができる。

第8回(a)に示すように、画像信号して得られる 値は、サンプリングされディジタル化された明る さであり、画像 D。 E。 F… である。従って、画 像 D と E の間の位置の明るさ情報は失われている。 そして、サンプリング点はたとえ同一の検出系で 同一のウェハを強像しても、同一になるととはな

の対応点の周囲2 重素を拡大した範囲内で比較するものである。同盛では例えば斜線の部分の明るさ勾配を比較した様子を表わしているが、 7 × 7 電素の範囲内で最も明るさ勾配の近い値所を探し、そのとき局所的位置合せがなされるとみなし、その勾配の値を比較することによって欠陥かどうか利定するものである。参照符号 351 、 354 はシフトレジスタであり、その他の部材は第 7 酸と同じでよい。

また、第9図(a)の特別な場合として、ウインド351, 354をそれぞれ1×1面素、3×3面素とし、ウインド351内の面素の明るさがウインド354内の3×3面素の範囲内の明るさに近い面所を振し、そのとき局所的位置合せがなされるとみなし、その明るさを比較することによって欠陥かどうか判定することもできる。

このことは最小欠陥を検出したい場合に、1× 1両素のウインドでも本発明が適用できることを 示すものであり、3×3両素のウインドによって 定義した明るさ勾配を1×1両素のウインドに連 用した例に該当する。

第9図(4)に第8図(4)の補間勾配を用いる勾配検出回路の構成例を示す。同図では横貫回路により補間面景を得、この補間面景 4.8~ D.8 及び 5.と、 5.に対応する面景 5.との差の絶対値を検出する。 そして、これらの差の絶対値から最小値を検出し、この最小値を 2.値化回路で 2.値化している。

第10 図に、異なる関値、例えば tA1 で2 値化して得た不一致領域について勾配比較を行う例を示す。第6 図では第1 図の一致都併去図路21 で検出された不一致領域について勾配比較が行われた。即ち、信号 306。301 の差を開催 tAn で2 値化し、得られる暗矢階優補と明矢階優補の論理和をとったが、異なる関値で2 値化して得た不一致領域について勾配比較を行ってもよい。位置合せがされた信号 300。301(ここでは8 ビット)は、引算器 311 に入力され、 8 × 0 8 回路 312 により、300と 301 の差の絶対値が検出される。差の絶対値は、コンパレータ 320 により、調値 tA1 で2 値化され、ウィンド処理回路 33 に入力される。

メント誤差の大小から失めてよい。

次に、本発明により多層パターンが実際にどのように検査されるかを具体的に説明する。

近接した 2 チップを比較する場合、第12回(a), (s)に示すように、 2 つのチップ上の対応する第1 層パターン及び第 2 層パターンからなる二層パターン fi た gi の間には、層間アライメント調差が存在する。第1回の位置合せ回路 20 により、第1 層パターン同志の位置合せを行い、第12回(c)を得る。

次に一致部構去回路 21 により明るさの、 しまするが、 を構まするがいいる。 を検出パターンを構去を検出パターンを加えてでいい。 第12 図 (d) のようにパターンをおけるものは、 第12 図 (d) のようにパターンをおけるものは、 一ン構まに伴ない、 一ン構まに伴ない。 一次を表する。 では、 ののようにパターンでは、 ののようにパターンでは、 ののようにパターンでは、 ののようにパターンでは、 でで、 ののののでは、 ののののでは、 ののののでは、 のののでは、 ののでは、 のの 第10 圏では、2 つの 号 300 、301 の差の絶対 値を 2 値化回路 320 で 2 値化したが、第11 図に示 すように、300 と 301 の差の絶対値からシフトレ ジスタ 321、シリアルインパラレルアウトのシブ トレジスタ 322 により構成した 3 × 3 面景の切出 し回路、及び加算回路 323 により、3 × 3 面景の 明るさの差の絶対値の和を求め、これをコンパレ ータ 324 で 2 値化してもよい。

以上、第1個を実現する構成例を具体的に説明した。これらのうち、位置ずれ検出回路18と一致部構去回路21は1段目と2段目以降ではマスキング回路189(第3図)及び214(第5図)の有無により異なる。これらは、マスキング回路189では21からの出力(略欠強候補302)を、214では31 4、31 4 からの出力を1 段目だけそれぞれ強制的に 400 とすることによっても実現できる。

なお、第3回の位置すれ検出回路において、2次元局部メモリにより7×7面景を切出し、位置ずれ検出に用いた。これは一般的には x×n 面景でよく、検出面像の位置ずれの状態、層間アライ

れることを避ける。従って、第12 図(4)の場合、実態以外はマスクされる。そして、2 設目の位置合せ回路20、一数部所去回路21 によりこれらのパターンと検出パターン 5x (第12 図(x))の位置合せを行い、残された第2 層パターンの収査を行う。これにより第12 図(y)に示すように欠陥だけが検出できる。

このように多層パターンを構成する層パターン ごとに位置合せを行い、明るさを比較して一致し ている領域を捕去することを層パターン数だけシ リアルに練返すことにより、欠陥だけを検出する ことが可能になる。

次に第13回及び第14回を用いて、一数部前去回路21の動作をさらに詳しく説明する。第13回(a),(a)は2つの半導体1 C 構造体の多層パターン fa及び faの多値信号波形の一例である。これを位置合せし重ね合せて(位置合せは第15回、第16回を参照して後で説明する)表示すると、第13回(c)の状態となる。例えば、欠難は正常記より軽いので fa - sa > - cha ならば faを摘去すると第13回(d)を得

次に第14回(a)(第13回(d)と同じ)と第14回(d) (第13回(d)と同じ)を位置合せし重ね合せて表示すると、第2層パターンの位置合せかなされ第14回(c)となる。再び fa - ga > - et Aa の利定を行うと、第1層パターン間に不一致が発生す。るが第5回のマスキング回路 214aによりこれらの不一致はマスクされ、第14回(d)のように求める欠降者を例にとり説明したが、 fa - ga < et Aa なる利定も可能であり、これは第5回の2 値化回路 212a、マスキング回路

した斜線部は、第3図のマスキング回路 189~ によりマスキングし、前級までの一数部消去回路 21 において不一致となった領域についてのみ、 5 ( u, v) を算出する。ここで、( i, j) はパターンの画案の座標を表わす。

パターン f 及び f は本来 2 次元の信号であるから、第 16 図に示すような 2 次元的広がりを持ったパターンのエッジを検出するためのオペレータを用いる。 これは第 2 図 (4)に示した回路構成により実現できる。

次に第17図~第19図を用いて、勾配比較回路30がどのように欠陥装補から真の欠陥のみ抽出するかを説明する。第17図及び第18図において、2つのチェブ上の対応する多層パターン fz, fg を位置合せし(第17図(a))、一数都情去回路21で明るさの差をとると(第17図(b))、明るさの差の絶対値が2値化関値でAn より大きい所では、次のようになる。即ち、周間アライメント調査が小さい場合や、パターンの機物がチェブによって若干異なる場合

faと staから欠陥候補が抽出される。

で、 第15 国及び第16 図を用いて、エッジ検出図第15 図、 15 a、位置すれ検出図第18 (いずれも第1 図が無)の動作を説明する。 第15 図(a)、(d)はパターン f、及び g が である。 これらのなりがである。 これらのなりがである。 これらのなりがである。 これらのなりができる。 では、 15 図(a)、(a)を得した。 では、 2 質化の がった。 では、 2 では、 2 では、 3 図ので、 2 質化エッジパターンを 15 図ので、 2 質化エッジパターンを 15 ので、 2 質化 15 の

 $S(u, v) = \sum_{i,j} (f_i(i, j)) EXOR g_i(i-u, j-v))$ なるS(u, v)を翻定し、S(u, v)が最小となるu, vの量を求めるものである。ただし、一致都需去回路21と同様に、第13図、第14図で示

には、第17回(e)に示すようにもとのパターン fs. psの明るさ勾配はほぼ同じ値をもつか、同じ値をもたない場合でも大きな差はないという傾向がある。しかし、これらが大きい場合には第18回(e)~(e)に示すようにパターン fsと psの明るさ勾配(e)はまったく異なる値になる。

層間アライメント調整、パターンの凹凸、線幅の違いは、それがある基準値より大きければ欠陥と見なし検出しなければならないが、ある基準値より小さければ正常と見なし許容しなければならない。このうち、層間アライメント調整の大小は第1回の位置ずれ検出回路18の出力×・・から判断でき、しかも層間アライメント調整は各層ごとに位置合せ、一致部所去を繰返すことから許容でまるものである。

パターンの凹凸、線幅の違いが勾配比較回路 30 で許容できることを次に示す。第 19 図に示すように、パターン fa、 ga を位置合せした場合、パターンの電小凹凸(あるいは線幅の違い)により、位置合せが完全になされず、第 19 図(4)のように 1 画

集の位置合せ観差、第19回(a)のように2面景の位置合せ観差、第19回(a)のように3面景の位置合せ 観差がそれぞれあるとき、不一致量の大きな領域 に第6回のウインド処理回路33により3×3のウ インドを当てはめる。

層パターンから位置合せがなされるはずであるが、 これらの順序は欠陥判定の原理上どちらが先でも 構わない。

また、第1回は1つのイメージャンサと画像メモリにより比較検査を実現したが、第20回に示すような2つのイメージャンサを用いて比較検査を行う装置にも本発明が適用できることは言うまでもない。

#### 〔発明の効果〕

本発明によれば、コントラストの低い検査対象から欠陥を検出することが可能になる。具体的には、雇削アライメントの誤差、パターンの像小な凹凸、緩幅の微小な差によらず、欠陥だけを検出することが可能である。従って、パターン検査の自動化に貢献できる。

## 4. 図面の信単な説明

第1図は本発明の一実施例のブロック図、第2図(a)は第1図のエッジ検出回路の一構成例を示す図、第2図(a)は第2図(a)のエッジ検出回路を用いて構成した8方向のエッジを検出する回路の一

れが第19回(a)の場合よりも大きいことがわかる。 との勾配の値によって、欠陥かどうか判断できる。 以上説明したように、第1回の実施例によれば 層間アライメント調査、パターンの最小凹凸、線 値の巻小な寸法等によらず欠陥がける確実に抽出

することができる。

なお第1回は2つの層パターンからなる多層パターンを対象とするものであり、2組の一層パターン用不一致検出回路によって構成した。しかし、実際には多層パターンといえども層間アライメント調差が全ての層パターンについて存在するわけではなく、不一致検出回路を層数以下の偏数シリアルに接続することによって欠陥判定を行うこともできる。また、一層パターンが検査できることは言うまでもない。

また第12回の説明において、位置合せが第1層 パターンから行われるとしたが、実際には第1度 パターンから行われるのか第2層パターンから行 われるかの選択はできない。エッジ畜像の不一致 畜業数を最小とする制約から、太いエッジをもつ

成例を示す図、第3回は第1回の位置ずれ検出回 第の一構成例を示す図、第4回は第1回の位置合 世回路の一構成例を示す図、第5回は第1回の一 教部消去回路の一帯成例を示す図、第6回は第1 図の勾配比較回路の詳細なブロック図、第1回は 第1回の勾配比較回路の一構成例を示す図、第8 図(a)は3亜常×3画景の検出ウインドを示す図、 第8回(4)は2面常の差から成る勾配テーブルを示 す図、第8図(e)は3画素を用いて2次微分を成分 とする勾配テーブルを示す図、割8図(4)は2画景 間を補間した値を検出ウインドとする補間を示す 図、第8回(4)はサンプリングの相違により1画素 未満の餌差が生じることを示す図、第9図(4)は复 8 図(4)の補間勾配を用いない第 6 図の勾配検出回 路の一構成例を示す図、第9図(4)は第8図(4)の補 間勾配を用いる第6図の勾配検出回路の一葉成例 を示す図、第10回は異なる関値で2値化をして不 一致領域を得るための第5回の一部分を示す図、 第11回は第10回に対応する他の構成例を示す図、 第12回は多層パターンの比較手順の1例を示す別

# **狩開昭62~267649 (11)**

であって、(a)は比較の一方の対象である検出パタ ーン feを示す図、(A)は比較の他方の対象である検 出パターン ggを示す図、(c)は第1回の位置合せ回 路により第1層のパターン相互の位置合せが行わ れた結果を示す图、(4)は(4)の一致した領域を指去 した結果を示す図、(a)は説明の便宜のため推かれ た(4)と同じパターンを示す図、(5)は第2層のパタ ーンである(4)と(4)の位置合せを行った結果を示す 図、第13回は多層パターンの比較手順の1例を多 値信号波形を用いて示す図であって、(a)は比較の 一方の対象である検出パターンの信号被形力を示 す図、(A)は比較の他方の対象である検出パターン の信号放形 タュを示す図、(e)は第1層パターンの位 置合せを行った結果を示す図、(d)は第1層パター ンの一致部を消去した結果を示す図、第14回は多 層パターンの比較手順の1例を多値信号波形を用 いて示す図であって、(a)は第13図(d)と同様、第1 層 パターンの一致部を捕去した結果を示す図、(A) は第13回(4)と同様、比較の他方の対象である検出 パターンの信号波形 gaを示す図、(a)は第2層パタ


ーンの位置合せを行った結果を示す図、(d)はマス キング回路が不一致をマスクするため欠陥のみを 検出した結果を示す図、第15回はエッジ検出の手 版の1例を示す国であって、(a)及び(d)は各々、比 数の一方及び他方の対象である検出パターンの信 号波形が及び がを示す図、(1)及び(1)は名々、エッ ジ検出オペレータを運用した結果を示す図、(c)及 び(f)は各々、2値化関値を用いて2値化した結果 を示す図、第16回はエッジ検出オペレータが2次 元的に連用されることを示す図、第17回は許容で きる不一数パターンが第1回の勾配比較回路によ って処理される1例を示す図であって、(4)は比較 の対象である2つの多層パターンの位置合せを行 った結果を信号波形 /1.91 で示す図、(4)は第1図 の一教部消去国路で(4)の差の絶対値をとった結果 を示す図、(4)は(4)の信号被形が良びが各々の傾き を示す図、第18回は許容できない不一致パターン が第1回の勾配比較回路によって処理される1例 を示す図であって、(4)は比較の対象である2つの 多層パターンの位置合せを行った結果を信号放形


fs.gsで示す図、(A)は第1図の一致部商去回路で (a)の差の絶対値をとった結果を示す図、(c)は(a)の 信号放形 / s及び gs各々の傾きを示す図、第19回は 第1四の勾配比較回路によってパターンの凹凸。 機幅の違いが許容できることを示す図であって、 (a)は比較の対象である2つのパターンの平面図、 (4)は 1 画条の位置合せ誤差が生じている場合を信 号放形 /a, ga で示す図、(c)は 2 画素の位置合せ製 差が生じている場合を信号波形が、なで示す図、 (d)は3 画素の位置合せ誤差が生じている場合を信 号波形 fa. ga で示す図、第20図は 2 つのイメージ センサを用いて比較を行う装置の概略を示す図、 第21回はアライメント調差がある比較対象を従来 技術で位置合せを行った場合に欠陥の検出精度が 低下することを示す図であって、(4)は比較の一方 の対象である多層パターン 5の平面図、(4)は比較 の他方の対象である多層パターン 31の平面図、(a) は第2層のパターンを相互に位置合せした結果を 示す図である。

14… 画像メモリ。 18 …位置ずれ検出回路, 21 …一致部荷去回路, 30 … 勾配比較回路。


5 … イメージセンサ, 11 … A/D 変換器

第.1 图







第 3 図




第 4 図







第7図





第9回.(a)





第9回(b)















(C) 第2厘


(d) 149- uf
















# 第17図




(a)








# 第 18 🗵














第1頁の統き。

⑫発 明 者 中 川 泰 夫 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内